枝 均

e/eda/shi/shizue hitoshi/kin
titleISBN-13
(ISBN-10)
year of publication
Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために
Verilog‐HDLni­yorutesutobenchi―asa­ーshonkenshounokouritsukanotameni
978-4-924998-66-7
(4-924998-66-4)
2006
Verilog‐HDLによる論理合成の基礎―合成に向いたコーディングを考える
Verilog‐HDLni­yoruronrigouseinokiso―gou­seinimu/mu­kaitakoーdei­nguwokangaeru
978-4-924998-59-9
(4-924998-59-1)
2002

芝 豊